



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Sistemas Embarcados: (ELF74)

## Prof: DaLuz



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Arquitetura:

## ARM Pdfs adicionais:

<http://www.elf74.daeln.com.br/Pdfs/Arm-Cortex-M4-Processor-Datasheet.pdf>

[http://www.elf74.daeln.com.br/Pdfs/Arm\\_Armv7m\\_Arm.pdf](http://www.elf74.daeln.com.br/Pdfs/Arm_Armv7m_Arm.pdf)


[http://www.elf74.daeln.com.br/Pdfs/Arm\\_Cortex\\_M4\\_r0p0\\_trm.pdf](http://www.elf74.daeln.com.br/Pdfs/Arm_Cortex_M4_r0p0_trm.pdf)



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Arquitetura:

## Cortex-M – Conceção



Ref. \*



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Arquitetura:

## Cortex-M Instruction Set Architecture

Instruções do núcleo Cortex-M (Revisão):

📖 **Tipo de dados comuns**

📖 **Modos de operação**

📖 **Registradores**

📖 **Instruções**

📖 **Acesso a Memória**

📖 **Exceções**



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Tipos de Dados

Instruções do núcleo Cortex-M (**Revisão**):


- 📖 **bit**: guarda apenas um bit (**0** ou **1**).
- 📖 **byte**: conjunto de **8-bit** = 1 x endereço **RAM**
- 📖 **half-word**: **16-bit** = 2 x endereço **RAM**
- 📖 **word**: **32-bit** = 4 x endereço **RAM**
- 📖 **double-word**: **64-bit** = ex. R1:R0 = 8 x endereço **RAM**



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Modos de Operação




Ref. \*



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Modos de Operação



- 1) **Privilegiado:** Execuções S.O.
- 2) **Ñ Privilegiado:** Aplicação, *Thread*.
- 3) **Handler:** Exeções, Interrupções, *H. Faults*

Ref. \*



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Registradores

1) Geral (R0-R15)

2) F.P. (S0-S31)

3) S.R. (xPSR, Primask, Faultmask, Basepri, Control)

*Low registers: R0-R7*

*High registers: R8-R15*

*Special: SP, LR, PC*

*Obs: Todos 32-bit*

Name
R0
R1
R2
R3
R4
R5
R6
R7
R8
R9
R10
R11
R12
R13 (MSP)
R14
R15

R13 (PSP)

Main Stack Pointer (MSP), Process Stack Pointer (PSP)

Link Register (LR)

Program Counter (PC)

Name
xPSR
PRIMASK
FAULTMASK
BASEPRI
CONTROL

Functions  
Program Status Registers

Interrupt Mask Registers

Control Register

Floating Point Unit

S1	S0	D0
S3	S2	D1
S5	S4	D2
S7	S6	D3
S9	S8	D4
S11	S10	D5
S13	S12	D6
S15	S14	D7
S17	S16	D8
S19	S18	D9
S21	S20	D10
S23	S22	D11
S25	S24	D12
S27	S26	D13
S29	S28	D14
S31	S30	D15

FPSCR

Floating Point Status and Control Register

Ref. \*





- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Registradores

Registradores: R0-R12, R13(SP), R14(LR), R15(PC)															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Uso Geral								Uso Geral							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Uso Geral								Uso Geral							

- Registradores R0 a R15 – R0 a R12  $\Rightarrow$  13 de uso geral;
- Acessíveis para a maioria das instruções L:R0-R7, H:R8-R15
- b0 é o *Least Significant bit* (LSb) e b31 é o *Most S. b.* (MSb)
- Capacidade: 32-bit  $\Rightarrow$  8 dígitos hexad.  $\Rightarrow$  0x1A2B.3C4D  
0 a 4.294.967.295 (U) ou -2,147,483,648 a 2.147.384.647 (S)
- Os valores podem representar: números ou endereços.



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

$$\mathbf{xPSR = APSR + EPSR + IPSR}$$

APSR - Application Program Status Register																																
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
N	Z	C	V	Q	Reservado							GE[3:0]			Reservado																	
EPSR - Execution Program Status Register																																
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reservado					ICI/IT		T	Reservado							ICI/IT					Reservado												
IPSR - Interrupt Program Status Register																																
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reservado																						0 ou Número da Exceção										

xPSR - Acesso Combinado - <i>Application Program Status Register</i>																																	
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
N	Z	C	V	Q	ICI/IT		T	Reservado				GE[3:0]				ICI/IT				R.	0 ou Número da Exceção												

- Os três registradores **APSR**, **EPSR** e **IPSR** podem ser acessados individualmente ou combinados no **xPSR** ou dois a dois **IAPSR**, **EAPSR** ou **IEPSR**.



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Campos dos bits

Bit Fields - Campo de bits no <i>program status register</i>	
N	Negative flag
Z	Zero flag
C	Carry (or NOT borrow) flag
V	Overflow flag
Q	Sticky saturation flag (not available ARMv6-M)- <b>DSP</b>
GE[3:0]	Greater-Than or Equal flags for each byte lane (ARMv7E-M only; not available in ARMv6-M or Cortex-M3)- <b>SIMD</b> .
ICI/IT	Interrupt-Continuable Instruction (ICI) bits, IF-THEN instruction status bit for conditional execution (not available in ARMv6-M).
T	Thumb state, always <b>1</b> (Cortex-M); trying to clear this bit will cause a fault exception. (0 or 1) in Cortex-R or Cortex-A
Exception Number	Indicates which exception the processor is handling.



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Registradores Especiais

Registrador: PRIMASK																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reservado																															PM

Registrador: FAULTMASK																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reservado																															FM

Registrador: BASEPRI																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reservado																							BASEPRI								

Campo	bit	Descrição
PM	PRIMASK[0]	Set to mask exceptions with configurable priority (priority 0 and lower). Reset to unmask.
FM	FAULTMASK[0]	Set to mask the HardFault exceptions and the configurable priorities (prio -1 and lower).
BASEPRI	BASEPRI[7:0]	Changes the priority level required for exception preemption. Affects only the currently executing code with lower priority than BASEPRI.



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Registradores Especiais

Registrador: CONTROL																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reservado																												F	S	n	
																												P	P	P	
																												C	C	R	
																												E	E	I	
																												A	L	V	

Campo	bit	Descrição
nPRIV	0	When the processor is in Thread mode. 0 = privileged mode; 1 = unprivileged mode.
SPSEL	1	Stack selection. 0 = use MSP (Main Stack). 1 = use PSP (Process Stack). In Handler mode this bit is always 0.
FPCA	2	Implemented only when floating point is available. 0 = do not save floating point registers on exception. 1 = save floating point context on exception.



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Instruções: Cortex-M4 / ARMv7-M

Instruções do núcleo Cortex-M (Revisão):

- ☞ Somente um set de instruções: **Thumb2**
- ☞ Mix de instruções: **16** e **32-bit**
- ☞ Alinhamento de Código: endereços **pares**
- ☞ Interno: **SysTick**, **NVIC**, **MPU**, **FPU**
- ☞ S.O. : PendSV, Modos P./Ñ.P., **MPU**, **SysTick**
- ☞ Instruções Bit-band



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Instruções: Genérica

### Label

MNEMÔNICO Destino, Operando1, ;Comentário

MNEMÔNICO Destino, Operando1, Operando2 ;Comentário

📖 **Label** é um nome para referência de endereço pelo compilador

📖 **Mnemônico** é a instrução em si.

📖 **Operandos** são os registradores, dados, endereços manipulados, etc ...


**Ex:**     ADD     R2, R4, R5      ; R2 = R4 + R5



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Origem dos operandos



Ref. \*





- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Origem dos operandos

### Exemplos para Op2:

ADD R2, R4, **R5** ;Op2 é um registrador (R5)

ADD R2, R4, **R5**, LSL #2 ;Op2 é um registrador rotacionado  
;R5 **L**ogic **S**hifted **L**eft 2-bit  
;equivalente a multiplicar por 4

ADD R2, R4, **#0xFF** ;Op2 é um valor imediato 0xFF

Obs: #valor  $\Rightarrow$  #-15, #0xCFC, #2\_1010 ...















- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Possibilidades de deslocamentos

 <u>ASR</u> #n	$1 \leq n \leq 32$	
 <u>LSL</u> #n	$1 \leq n \leq 31$	
 <u>LSR</u> #n	$1 \leq n \leq 32$	
 <u>ROR</u> #n	$1 \leq n \leq 31$	
 <u>RRX</u>		

Base	Prefixo	Sufixo	Exemplo
Binário	2_	Y or y	2_1001 ou 1001Y
Decimal:	-	T or none	1234T or 1234
Hexadecimal:	0x or 0X	H or h	1234H or 0x1234
Octal:	(zero)	Q, q, O, or o	0777 or 777q or 777Q or 777o

<https://developer.arm.com/documentation/101407/0537/Debugging/Expressions/Constants>



- Arquitetura  
- Cortex-M ISA  
- AAPCS  
- Referências


# Cortex-M ISA:

## Constantes no Op2


- Podem variar entre **3** a **16-bit**
- Constantes de 8-bit são mais comuns podem:
  - Ser deslocadas ,, (0 a 31-bit)
  - Padrões: **0xXYXYXYXY**, **0x00XY00XY** ou **0xXY00XY00**

### Exemplos:


MOVT      R0, #0xACFC

; 16-bit cte

MOV        R0, #0xE100E100

; 8-bit padrão

LSL        R0, #27

; 5-bit cte




- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Flags: N,Z,C,V

☞ Algumas instruções podem possuir uma variação que acrescenta o sufixo **S**  $\Rightarrow$  “*set the flags*”

### ☞ Exemplos:

ADD R2, R3, R5 ; Ñ afeta os *flags* 

ADD**S** R0, R3, R5 ; Afeta os *flags* (*N, Z, C* e *V*)  
; após executar a soma.



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências


# Cortex-M ISA:

## Flags: N,Z,C,V

- Algunas instruções podem possuir uma variação que acrescenta um **condicional**. Um Bloco **IT** normalmente apresenta os condicionais.

### Exemplos:

ADDS R0, R3, R5 ;Afeta os *flags* (N,Z,C e V)

IT **EQ** ;Bloco IT com 2 instruções

ADD**EQ** R2, R3, R5 ;Se Z=1, executa

ADDS**EQ** R2, R3, R5 ;Se Z=1, executa




- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Bloco IT

- ▣ Pode executar uma sequência de 1 a 4 instruções
- ▣ **ITxyz COND**
- ▣ onde **x**, **y**, **z** são **T** ou **E** (Then ou Else) e correspondem a uma instrução dentro do bloco.

### ▣ Exemplos:

IT**TE**      **EQ**       ;Bloco IT com 3 instruções

ADD**EQ**    R2, R3, R5      ;Se Z=1, executa

SUB**EQ**    R7, R8              ;Se Z=1, executa

ADD**NE**    R2, R3, R5      ;Se Z=1, não executa



- Arquitetura
- **Cortex-M ISA**
- AAPCS
- Referências

# Cortex-M ISA:

## Bloco IT

### Observações:

- Um salto **BCC** condicional pode estar dentro de um bloco **IT**.
- As instruções: **IT**, **CBZ**, **CBNZ**, **CPSIE**, **CPSID** não podem estar presentes em um bloco **IT**.
- Instruções que alteram o **PC** só podem aparecer por último num bloco **IT**.



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Condicionais - sufixos

Sufixo	Flags	Significado	
EQ	Z = 1	Equal - Igual	S/U
NE	Z = 0	Not equal - diferente	S/U
CS or HS	C = 1	Higher or same - maior ou igual	U
CC or LO	C = 0	Lower - menor	U
MI	N = 1	Negative - negativo	S
PL	N = 0	Positive or zero - positivo ou zero	S
VS	V = 1	Overflow - estouro de bit	S
VC	V = 0	No overflow - sem estouro	S
HI	C = 1 e Z = 0	Higher - maior	U
LS	C = 0 ou Z = 1	Lower or same - menor ou igual	U
GE	N = V	Greater than or equal - maior que ou igual	S
LT	N != V	Less than - menor que	S
GT	Z = 0 e N = V	Greater than - maior que	S
LE	Z = 1 ou N != V	Less than or equal - menor que ou igual	S
AL	<i>any value</i>	Always - Sempre	S/U





- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Condicionais - sufixos

### Observações:

- ☐ Instruções são **16-bit** ou **32-bit**.
- ☐ Isso implica que o **PC** sempre será par. Os projetistas resolveram utilizar o **b0** do **PC** como sinalizador do “*interworking*”. Cortex-M não tem “*interworking*” portanto o **b0** sempre tem que ser **1**. E este valor é armazenado no flag **T** no **xPSR**.
- ☐ “BX”, “BLX”, “POP{PC}”, “MOV PC, LR”, “ADD PC, PC, R1”



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

Texas ISA (221pgs):

[http://www.elf74.daeln.com.br/Pdfs/CortexM\\_InstructionSet.pdf](http://www.elf74.daeln.com.br/Pdfs/CortexM_InstructionSet.pdf)

ARM ISA cap.11:

[http://www.elf74.daeln.com.br/Pdfs/Arm\\_Asm\\_User\\_Guide\\_v5.06.pdf](http://www.elf74.daeln.com.br/Pdfs/Arm_Asm_User_Guide_v5.06.pdf)



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Aritméticas

Instrução	Descrição	Operação
ADD Rd, Rn, Op2	Add a register to Op2	$Rd = Rn + Op2$
ADC Rd, Rn, Op2	Add a register to Op2 and to Carry	$Rd = Rn + Op2 + CY$
SUB Rd, Rn, Op2	Subtract from a register the Op2	$Rd = Rn - Op2$
SBC Rd, Rn, Op2	Subtract from a register the Op2 and the Borrow (negation of Carry)	$Rd = Rn - Op2 - /CY$
RSB Rd, Rn, Op2	Subtract from Op2 a register	$Rd = Op2 - Rn$
RSC Rd, Rn, Op2	Subtract from Op2 a register and the Borrow	$Rd = Op2 - Rn - /CY$
MOV Rd, Op2	Move to Rd from Op2 (put a copy of Operand2 into Rd)	$Rd = Op2$
MVN Rd, Op2	Move to Rd /Op2	$Rd = /Op2$
MOVT Rd,<imm16>	Move to Rd[31:16] from imm16. Lower bits of Rd are unaffected	$Rd[31:16] = imm16$





- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Comparação e teste

Instrução	Descrição
CMP Rn, Op2	Compare: Subtract from Rn the Op, discard result, change flags
CMN Rn, Op2	Compare negative: Add Rn to Op2, discard result, change flags
TST Rn, Op2	Test: Rn AND Op2, discard result, change flags
TEQ Rn, Op2	Test equivalence: Rn EOR Op2, discard result, change flags





- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Instruções de Deslocamento no Op2

Instrução	Descrição	#imm Sh
ASR Rd, Rn, Sh	Arithmetic Shift Right (preserves signal)	1..32
LSL Rd, Rn, Sh	Logical Shift Left	0..31
LSR Rd, Rn, Sh	Logical Shift Right	1..32
ROR Rd, Rn, Sh	Rotate Right	0..31
RRX Rd, Rn	Rotate Right Extended	
*Sh*	Pode ser valor imediato de 5-bit (1 a 32) ou (0 a 31)	
	Pode ser os 8-bit(0 a 255) menos significativos de um Registrador geral	






- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências


# Cortex-M ISA:

## Instruções de Deslocamento


LSL : Logical Left Shift




ASR: Arithmetic Right Shift




LSR : Logical Shift Right



ROR: Rotate Right



RRX: Rotate Right Extended



Ref. \*



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Multiplicação e Divisão

Instrução	Descrição	Operação
<i>Instructions that multiply 32-bit by 32-bit resulting 32-bit with wrapping (LSW is preserved and higher bits are discarded)</i>		
MUL Rd, Rm, Rs	Multiply	$Rd = Rm * Rs$
MLA Rd, Rm, Rs, Rn	Multiply and accumulate	$Rd = Rm * Rs + Rn$
MLS Rd, Rm, Rs, Rn	Multiply and subtract	$Rd = Rm * Rs - Rn$
<i>Long multiplication: multiply 32-bit by 32-bit resulting 64-bit</i>		
UMULL RdLo, RdHi, Rm, Rs	Unsigned long multiply	$RdHi:RdLo = \text{unsigned}(Rm * Rs)$
UMLAL RdLo, RdHi, Rm, Rs	Unsigned long multiply and accumulate	$RdHi:RdLo = \text{unsigned}(RdHi:RdLo + Rm * Rs)$
UMAAL RdLo, RdHi, Rm, Rs	Unsigned long multiply and accumulate double	$RdHi:RdLo = \text{unsigned}(RdHi + RdLo + Rm * Rs)$
SMULL RdLo, RdHi, Rm, Rs	Signed long multiply	$RdHi:RdLo = \text{signed}(Rm * Rs)$
SMLAL RdLo, RdHi, Rm, Rs	Signed long multiply and accumulate	$RdHi:RdLo = \text{signed}(RdHi:RdLo + Rm * Rs)$



Instrução	Descrição	Operação
UDIV Rd, Rn, Rm	Unsigned divide	$Rd = Rn / Rm$
SDIV Rd, Rn, Rm	Signed divide	$Rd = Rn / Rm$





- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Conjunto de bits

Instrução	Descrição	Operação
BFC Rd, #<lsb>, #<width>	Bit field clear	clear Rd[(width+lsb-1)..lsb], others unchanged
BFI Rd, Rn, #<lsb>, #<width>	Bit field insert. Copy the <width> LSb of Rn to Rd	$Rd[(width+lsb-1)..lsb] = Rn[(width-1)..0]$
SBFX Rd, Rn, #<lsb>, #<width>	Signed bit field extract.	Copy bitfield from Rn to LSb of Rd and sign extend.
UBFX Rd, Rn, #<lsb>, #<width>	Unsigned bit field extract.	Copy bitfield from Rn to LSb of Rd and zero extend.



- Um “*bit field*” é um conjunto de bits dentro de um registrador.
- “*width*”=tamanho, n. de bits do conjunto (1 a 32)
- “*lsb*”=posição do bit menos significativo do conjunto.





- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Extensão S/U

Instrução	Descrição	Operação
SXTB Rd, Rm	Sign extend a byte	extract bits [7:0] and sign extend to 32 bits
UXTB Rd, Rm	Zero extend a byte	extract bits [7:0] and zero extend to 32 bits
SXTH Rd, Rm	Sign extend a half word	extract bits [15:0] and sign extend to 32 bits
UXTH Rd, Rm	Zero extend a half word	extract bits [15:0] and zero extend to 32 bits





- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Acesso a Memória

Instrução	Descrição
LDRB	Load byte. Read a byte from memory, zero extend and store in register.
LDRH	Load half word. Read a half-word from memory, zero-extend and store in register.
LDR	Load register. Read a word from memory and store in a register.
LDRD	Load double. Read a double word form memory and store in two registers.
STRB	Store byte. Store the LSB of a register into memory (byte wide)
STRH	Store half-word. Store the lower half of a register into memory (16-bit wide)
STR	Store register. Store a register into memory (32-bit wide)
STRD	Store double. Store the two registers into memory (64-bit wide)
LDM	Load multiple. Read several (up to 16) registers from memory.
STM	Store multiple. Store several (up to 16) registers into memory.
PUSH	Store registers in current stack (main or process)
POP	Restore registers in current stack (main or process)
LDREX	Load Register Exclusive
LDREXB	Load Byte to Register Exclusive
LDREXH	Load Half Word to Register Exclusive
STREX	Store Register Exclusive
STREXB	Store Register Exclusive to Byte
STREXH	Store Register Exclusive to Half Word
CLREX	Clear local processor exclusive tag
LDRT	Load unprivileged. With variants for Byte and HalfWord.
STRT	Store unprivileged. With variants for Byte and HalfWord.



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Little / Big endian




Figure A3-1 Little-endian byte format




Figure A3-2 Big-endian byte format

Ref. \*



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Little endian

MSByte	MSByte-1	LSByte+1	LSByte
Word at address A			
Halfword at address (A+2)		Halfword at address A	
Byte at address (A+3)	Byte at address (A+2)	Byte at address (A+1)	Byte at address A

Figure A3-3 Little-endian memory system

Ref. \*




- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## LDR – Load

### Exemplos:

<code><u>LDR</u> Rt, [Rn]</code>	<code>; offset -255 a 2095</code>
<code>LDR Rt, [Rn, #offset]</code>	<code>; pre. e suf. -255 a 255</code>
<code>LDRB Rt, [Rn, #offset]</code>	
<code>LDRH Rt, [Rn, #offset]</code>	
<code>LDR Rt, [Rn, Rm]</code>	<code>; offset com registrador</code>
<code>LDRB Rt, [Rn, Rm]</code>	
<code>LDRH Rt, [Rn, Rm]</code>	
<code>LDR Rt, [Rn, Rm, LSL #2]</code>	<code>; address = Rn + Rm&lt;&lt;2</code>



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## LDR – Modos

Modo	Exemplo	Resultado	Alteração Op2
Pre com writeback (!)	LDR R0,[R1,#4] !	$R0 = [R1 + 4]$	$R1 = R1 + 4$
	LDR R0,[R1,R2] !	$R0 = [R1+R2]$	$R1 = R1 + R2$
	LDR R0,[R1,R2,LSL #2] !	$R0 = [R1 + (R2 \ll 2)]$	$R1 = R1 + R2 \ll 2$
Pré-indexado	LDR R0,[R1,#4]	$R0 = [R1 + 4]$	sem alteração
	LDR R0,[R1,R2]	$R0 = [R1+R2]$	sem alteração
	LDR R0,[R1,R2,LSL #2]	$R0 = [R1 + (R2 \ll 2)]$	sem alteração
Pós-indexado	LDR R0,[R1],#4	$R0 = [R1]$	$R1 = R1 + 4$
	LDR R0,[R1],R2	$R0 = [R1]$	$R1 = R1 + R2$
	LDR R0,[R1],R2,LSL #2	$R0 = [R1]$	$R1 = R1 + R2 \ll 2$





- Arquitetura
- **Cortex-M ISA**
- AAPCS
- Referências

# Cortex-M ISA:

## LDR – Load

### Exemplos:

`LDR Rd, [Ri, #cte]!` ; pré  $\Rightarrow$  **1**: calcula, **2**: acessa

`LDR Rd, [Ri, Rm]!` ; atualiza Ri

**`LDR R2, [R3, #4]!`**



`LDR Rd, [Ri], #cte` ; pós  $\Rightarrow$  **1**: acessa, **2**: calcula

`LDR Rd, [Ri], Rm` ; atualiza Ri

**`LDR R2, [R3], #4`**



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## LDRSB e LSRSH

 **Leitura de *byte* ou *half word*:**

*LDRSB Rt, [Rn, #off] ;formatos*

*LDRSH Rt, [Rn, #off]*

*LDRSB Rt, [Rn, Rm]*

*LDRSH Rt, [Rn, Rm]*







- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## LDR (Relativo ao PC)

📖 Leitura de dados da memória usando o PC:

*LDR Rt, [PC, #100]* ;formatos

*LDR Rt, label*

📖 **Obs:** usual na utilização de **tabelas**.





- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## LDRD

Leitura de dados de **64-bit** da memória(**2xRegs**):

`LDRD Rt, Rt2, label` ;Relativo ao PC

`LDRD Rt, Rt2, [...]` ;Mesmos modos end. do LDR



Obs:

64-bit  $\Rightarrow$  Rt2:Rt

Rt – *least significant word* (LSW)

Rt2 – *most significant word* (MSW)



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## STR

 Escreve dados na memória:

*STR*

*STRB*

*STRH*

 **Obs:** Mesmos modos do **LDR**





- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## PUSH e POP

- Transferência de registradores para a pilha:

PUSH {R0-R7}




POP {R1, R3-R6}



- Obs:** Caso o **PC** esteja na lista, um salto será executado, quando terminar o **POP**. O **T-bit** do **xPSR** vem do **b0** do **PC**, deve ser **1** Cortex-M para que não gere exceção.

Endereço: H.

STMFD sp!, {r0,r1,r3-r5}  
PUSH {r0,r1,r3-r5}



Antes: SP →

Depois: SP →

FD : Full Descending

Ref. \*



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## LDM e STM

### Transferência de múltiplos registradores:

LDM R0, {R0, R1, R2}

LDM R1!, {R2-R7}

STM R0!, {R2-R4}



- Obs: A lista sempre será na ordem ascendente. Na memória, os registradores de índice mais baixos ficam nos endereços inferiores. **Rn** ≠ **PC**, STM - “reglist” não pode conter o **SP**, LDM - “reglist” não pode conter o **SP** se contiver o **LR**, “reglist” não pode conter **Rn** se existir um sufixo de *writeback*. No bloco **IT** devem ser a última instrução.



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## LDM e STM

- 📖 Modificadores: LDMIA, LDMFD e STMIA, STMEA
- 📖 IA = *Increment After* – Padrão
  - 1 - acessa a memória
  - 2 - incrementa o endereço
- 📖 DB = *Decrement Before*
  - 1 - decrementa o endereço
  - 2 - acessa a memória
- 📖 EA = *Empty Ascending*
- 📖 FD = *Full Descending*




- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## LDM e STM

STMDB r10!, {r0,r1,r3-r5}

STMFD r10!, {r0,r1,r3-r5}




DB : Decrement Before

FD : Full Descending

**\*Executar\***

STMIA R10!, {r0,r1,r3-r5}

STMEA R10!, {r0,r1,r3-r5}



IA : Increment After

EA : Empty Ascending

Ref. \*



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## WRITE BUFFER




Figure 19 Various sources of delay during interrupt disabling

Ref. \*





- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA: WRITE BUFFER




Figure 5 Locations where write buffers might be used and their effect

Ref. \*



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## C vs Assembly

Tipo	Tamanho
char	8 bits
short	16 bits
int	32 bits
unsigned	32 bits
long	32 bits
long long	64 bits
*	32 bits
[]	32 bits
struct	ptr = 32 bits
float	32 bits
double	64 bits
enum	=int



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Saltos - Branches

Instrução	Descrição	Distância
B <label>	Branch to target address.	+/-16 MB
Bcc <label>	Conditional Branch outside IT block	+/-1 MB
	Conditional Branch inside IT block	+/-16 MB
CBNZ Rn,<label>	Compare and Branch on Nonzero.	0-126 B
CBZ Rn,<label>	Compare and Branch on Zero.	
BL <label>	Call a subroutine.	+/-16 MB
BLX <register>	Call a subroutine, optionally change instruction set.	Any
BX <register>	Branch to target address, optionally change instruction set.	Any
TBB [Rn,Rm,LSL #1]	TBB: Table Branch, byte offsets. Base addr, index, optional #1	0-510 B
TBH [Rn,Rm,LSL #1]	TBH: Table Branch, halfword offsets.	0-131070 B

📖 **Obs:** O T-bit do xPSR vem do b0 do PC, deve ser 1 Cortex-M para que não gere exceção.



📖 **MOV PC,... - ADD PC, ... - POP {PC}** – quando executadas também executam saltos!

📖 Levam de 1 a 4 clocks e causam “flush” no pipeline.





- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## *Miscellaneous*

Instrução	Descrição
CPSID	Change Processor State, Disable Interrupts.
CPSIE	Change Processor State, Enable Interrupts.
DMB	Data Memory Barrier.
DSB	Data Synchronization Barrier.
ISB	Instruction Synchronization Barrier.
MRS	Move to Register from Special Register.
MSR	Move to Special Register from Register.
NOP	No Operation.
SVC	Supervisor Call.
WFI	Wait for Interrupt.





- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## *Miscellaneous*

Instruction	CMSIS function
CPSIE I	<code>void enable_irq(void)</code>
CPSID I	<code>void disable_irq(void)</code>
CPSIE F	<code>void enable_fault_irq(void)</code>
CPSID F	<code>void disable_fault_irq(void)</code>
ISB	<code>void ISB(void)</code>
DSB	<code>void DSB(void)</code>
DMB	<code>void DMB(void)</code>
REV	<code>uint32_t REV(uint32_t int value)</code>
REV16	<code>uint32_t REV16(uint32_t int value)</code>
REVSH	<code>uint32_t REVSH(uint32_t int value)</code>
RBIT	<code>uint32_t RBIT(uint32_t int value)</code>
SEV	<code>void SEV(void)</code>
WFE	<code>void WFE(void)</code>
WFI	<code>void WFI(void)</code>



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Miscellaneous

Registrador Especial	Acesso	CMSIS function
PRIMASK	Read	uint32_t get PRIMASK (void)
	Write	void set PRIMASK (uint32_t value)
FAULTMASK	Read	uint32_t get FAULTMASK (void)
	Write	void set FAULTMASK (uint32_t value)
BASEPRI	Read	uint32_t get BASEPRI (void)
	Write	void set BASEPRI (uint32_t value)
CONTROL	Read	uint32_t get CONTROL (void)
	Write	void set CONTROL (uint32_t value)
MSP	Read	uint32_t get MSP (void)
	Write	void set MSP (uint32_t TopOfMainStack)
PSP	Read	uint32_t get PSP (void)
	Write	void set PSP (uint32_t TopOfProcStack)

[www.keil.com/pack/doc/cmsis/Core/html/group\\_intrinsic\\_CPU\\_gr.html](http://www.keil.com/pack/doc/cmsis/Core/html/group_intrinsic_CPU_gr.html)



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Cortex-M ISA:

## Miscellaneous

▣ **CPS:** *Change Processor State*, altera o **PRIMASK**.

CPSID *i* ;desabilita IRQs

CPSIE *i* ;habilita IRQs

▣ **DMB:** Usada antes de se alterar o vetor de interrupções, cria barreira.

▣ **ISB:** Usada após a alteração de código

▣ **ISB:** Usada depois de terminada as alterações no mapa de memória.

▣ **MSR:** *Move to Special Register from Register*

▣ **MRS:** *Move to Register from Special Register*

▣ **Especial Register:** *APSR, IPSR, EPSR, IEPSR, EAPSR, PSR, MSP, PSP, PRIMASK ou CONTROL*

MSR *special\_reg, Rn* ;Rn diferente de SP ou PC

MRS *Rd, especial\_reg* ;Rd diferente de SP ou PC



- Arquitetura

- Cortex-M ISA

- AAPCS

- Referências

# Cortex-M ISA:

## Miscellaneous

- ▣ **NOP:** *No operation, pode fazer o micro esperar 1 clock.* Pode ser removida do *pipeline*. Outro uso: alinhamento de código.

NOP



; 1 ciclo de máquina em espera

- ▣ **SVC:** *Supervisor call (S.O.)*

SCV #imm



; Gera uma chama de rotina de exceção.

- ▣ **WFI:** Usada para colocar o micro em *sleep mode*.

WFI



; Sleep até IRQ ou Exceção ou Debug





- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# AAPCS

## *Antigo ATPCS*

- 📖 **ATPCS:** *ARM Thumb Procedure Call Standard.*
- 📖 **AAPCS:** *ARM Architecture Procedure Call Standard.*

ATPCS:

<http://www.elf74.daeln.com.br/Pdfs/ATPCS.pdf>

AAPCS:

<http://www.elf74.daeln.com.br/Pdfs/AAPCS.pdf>



- Arquitetura
- Cortex-M ISA
- **AAPCS**
- Referências

# AAPCS

## *Resumo*

- ▣ Passagem de **parâmetros** para uma função:
  - Primeiros parâmetros em **R0, R1, R2 e R3**;
  - Demais parâmetros pela pilha.
- ▣ Retorno da função:
  - **R0** (32 bits)
  - **R1:R0** (64 bits)
- ▣ Alinhamento da pilha deve ser 64 bits:
  - **PUSH/POP** de número par de registradores antes/depois de chamadas de funções, caso seja necessário salvar e restaurar.



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# AAPCS

## Resumo

```
THUMB                                     #include <stdint.h>
IMPORT Conta
IMPORT A
AREA |.text|,CODE,READONLY,ALIGN=2      uint32_t A;
EXPORT Start

Start                                     //Multiplica o parâmetro pelo fator A
    LDR R2, =A                          ;R2 = &A
    MOV R0, #2
    STR R0, [R2]                        ;A=2
    uint32_t Conta(uint32_t parametro)
    {
        uint32_t resultado;
        resultado = A * parametro;
        return resultado;
    }
Loop
    MOV R0, #5                          ;Função recebe
                                           ;parâmetros em R0 a R3
    BL Conta                             ;Chama a função que irá
                                           ;multiplicar A variável
                                           ;global pelo parâm. 1
                                           ;que está em R0 e salva
                                           ;resultado em R0

NOP

ALIGN
END
```



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# AAPCS

## Resumo

```
THUMB                                #include <stdint.h>

AREA DATA, ALIGN=2                 uint32_t Conta(uint32_t parametro);
EXPORT A [DATA,SIZE=4]              extern uint32_t A;

A SPACE 4                            int main (void)
AREA |.text|,CODE,READONLY,ALIGN=2 {
EXPORT Conta                        uint32_t resultado;
EXPORT A                            A = 2;
                                   while (1)
                                   {
                                   resultado = Conta(5);
                                   A = resultado;
                                   }
                                   }

;Retorna a multiplicação de A que está na
;memória pelo parâmetro recebido em R0 e
;retorna em R0 para a AAPCS

Conta
LDR R2, =A      ;R2 = &A
LDR R1, [R2]    ;R1 = [A]
MUL R0, R0, R1

BX LR

ALIGN
END
```



- Arquitetura
- Cortex-M ISA
- AAPCS
- Referências

# Referências:

## Extras:

### Exercício Fixação Assembly:

[http://www.elf52.daeln.com.br/Labs/Laboratorio AP0.pdf](http://www.elf52.daeln.com.br/Labs/Laboratorio_AP0.pdf)

### Simular as instruções de LDM e STM

*slides desta aula ...*

### Simular modos da pilha

*slides desta aula ...*

\* Refs ↔ Renesas.com, Pixabay.com, wikimedia.org, flickr, community.arm.com, Undergraduated course Renesas (Prof. Douglas P. B. Renaux e Robson Linhares), ytchannel Gustavo W. Dernardin, *ARMv7-M Architecture Reference Manual*,